XILINX_zynq_详解（1）
Xinlix的FPGA确实做的是又大又强，接触FPGA有5、6年的时间， 从没有详细的了解一下FPGA是什么？ FPGA可以做什么？ FPGA的溯源在哪里？ FPGA的厂商有哪些？ FPGA ...
原文：72.xilinx vivado zynq vdma仿真及应用详解（一）
很多人用zynq平台做视频图像开发，但是对vdma了解比较少，上手起来稍微有些困难，我针对这一现象，做了一个基于vivado和modelsim的仿真和应用测试工程，并写篇文章做些介绍，希望能对大家有帮助。一：xilinx vdma IP例化以及接口介绍上面图片就是在vivado . 中例化vdma的界面，首先对参数做些介绍：Frame Buffers ：选择vdma缓存几帧图像，这里默认是写通道和 ...
2016-06-06 13:38 0 6706 推荐指数：
相关推荐
XILINX_zynq_详解（5）
下面做一个从uart打印hello world的实验，只用PS，不用PL部分,程序从SD卡启动,跑在PS的内部RAM. zynq 7000的PS虽然也是CPU，但是开发方法不像普通的CPU只需要一个SDK就可以了,它还需要vivado硬件设计软件. 所以ZYNQ 7000的PS开发需要两个工具 ...
[Xilinx]Modelsim独立仿真Vivado生成的PLL核
EDA Tools： 1、Vivado 2015.1(64-bit) 2、Modelsim SE-64 10.1c Time： 2016.05.26 ...
xilinx VDMA IP核使用
VDMA实用配置说明 VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运，开发者无需关注AXI Stream协议，在BlockDesign设计中只需要把相应信号进行连接即可。 VDMA配置有两个选项 1、 Basic ...
Xilinx ZYNQ 7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO
前言：ZYNQ 7000有三种GPIO：MIO，EMIO，AXI_GPIOMIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源 ...
vivado仿真
1. 给模块取一个名字（可任意取，一般在仿真模块后加"_test") 例如: module myDesign_test; /*/*/ endmodule 2. 定义变量类型 将输入信号定义为reg类型的；将输出信号定义 ...
FPGA学习——Xilinx Vivado 实现led流水灯详解
FPGA学习——Xilinx Vivado 实现led流水灯详解整个流程 创建工程 设计代码、编写功能 RTL分析——引脚定义和绑定 综合synthesis 时序约束 仿真设置并配置激励文件(中小等项目可跳过，直接在线调试毕竟仿真时间太久) 生成bit文件 ...
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真 Author:zhangxianhe 新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建 ...