我的 FPGA 学习历程（03）—— 使用 Quaruts 自带仿真工具
在上一篇中详细的介绍了怎样创建原理图工程，这篇同样使用原理图工程新建一个多路选择器，目的是学习使用图形输入的仿真工具输入仿真激励。 新建工程，并绘制以下的原理图。 编译项目，会多出一个警告： Critical Warning (169085 ...
原文：我的 FPGA 学习历程（05）—— 使用 Modelsim 仿真工具
在第 篇中讲到了如何使用图形进行仿真激励输入，图形输入法尽管简单易学，但如若要求复杂的仿真输入激励 较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了。 本篇以上一篇的 译码器为基础，讲一下 Modelsim 仿真工具的使用方法。在 Modelsim 中不再提供图形的激励输入方法，取而代之的testbench 测试脚本。testbench 简称 tb，虽然名字听起来很专业，但掌握却 ...
2015-11-22 17:29 0 1969 推荐指数：
相关推荐
FPGA 开发流程 --> 仿真与modelsim使用
仿真的概念 完成了设计输入以及成功综合、布局布线之后，只能说明设计符合一定的语法规范。但是是否满足要求的功能，是不能保证的，还需要通过仿真流程对设计进行验证。仿真的目的就是在软件环境下，验证电路的行为和设想的行为是否一致。 仿真分为功能仿真和时序仿真。 （1）功能仿真 ...
我的 FPGA 学习历程（16）—— 区分可综合和不可综合的 Verilog 语法以及 Modelsim 独立使用方法
Verilog语言的可综合语法与不可综合语法 Verilog HDL 大致可以分为一下几个标准：Verilog-95,Verilog-2001 和 SystemVerilog。随着标准版本的升级，新 ...
Modelsim的使用——复杂的仿真
相对于简单的仿真，复杂的仿真是指由多个文件、甚至调用了IP核、使用tcl脚本进行的仿真。其实仿真步骤跟图形化的差不多，只不过每一步用脚本写好，然后再在软件里面run一下，主要过程就是： 1、准备好各种源文件（机械操作）。 2、修改modelsim工作路径，创建modelsim工程 ...
FPGA —— Quartus II 15.0 使用 ModelSim SE-64 2019.2 软件进行仿真
Quartus II 15.0 使用 ModelSim SE-64 2019.2 软件进行仿真 ModelSim 仿真 Verilog HDL 时需要编写一个 TestBench 仿真文件，通过仿真文件提供激励信号。可以简单的理解成信号发生器，给我们的代码提供模拟时钟信号。因此编写 ...
Quartus II 使用 modelsim 仿真
转自：http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html Quartus 中调用modelsim的流程 1. 设定仿真工具 assignments - setting - EDA tool setting ...
使用Modelsim进行简单仿真
这里记载一下使用modelsim进行简单的仿真，方便以后使用的时候进行查看。所谓的简单的仿真，就是没有IP核、只用图形界面不用tcl脚本进行的仿真。简单的仿真步骤为： 1、改变路径到工作环境下的路径下面，创建工程。 2、添加仿真的源文件（.v文件等）。 3、编译源文件。 4、启动仿真，添加 ...
Modelsim联合Matlab搭建FPGA图像仿真平台
一、原理 1、Matlab程序img_data_gen.m将要处理的pre_img.jpg图片转为pre_img.txt文本。 2、Verilog程序img_gen.v读取该pre_img_t ...