clock
Prime Time中的clock分析包括： 1)Multiple clocks，clock from port/pin，virtual clock。 2)Clock network delay and skew，clock latency----delay of the clock ...
原文：Vector Clock/Version Clock
physical clock 机器上的物理时钟，不同的机器在同一个时间点取到的physical clock不一样，之间会存在一定的误差，NTP可以用来控制这个误差，机器之间的时钟误差可以控制在几十ms以内。两个事件a和b，a在机器M 上physical clock为 点 分 秒 ms发生，b在机器M 上physical clock为 点 分 秒 ms发生，这并不代表a发生在b之前，因为两个机器上取 ...
2015-11-22 14:51 0 3780 推荐指数：
相关推荐
向量时钟Vector Clock in Riak
了向量时钟（Vector Clock） 当存储一个对象到Riak时，都被打上向量时钟标签。 ...
Lamport's Logical Clocks 和 Vector Clock
Lamport's Logical Clocks 为了同步logical clocks，Lamport 定义了一个关系叫做happens-before.记作 -> a-> ...
Clock Skew , Clock Uncertainty和 Period
本文将介绍FPGA中和时钟有关的相关概念，阅读本文前需要对时序收敛的基本概念和建立、保持关系有一定了解，这些内容可以在时序收敛：基本概念，建立时间和保持时间（setup time 和 hold ...
clock gate
今天我们要介绍的时序分析概念是clock gate。 clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟path，可以节省功耗。如下图所示： 我们经常说的reg2clockgate path的setup和hold检查，就是指 ...
CTS 如何处理 gating clock 和 generated clock
1. CTS 时会将 ICG cell 作为 implicit nostop pin 处理，直接穿透，以 ICG cell 后面的 sink 点作为真正的 sink 来长 tree 2. CTS 时会将 generated clock 作为 implicit nonstop pin，直接穿透 ...
clock gating | clock gating的timing check
定义： clock gating check是约束的一种，可以用户显示设置，也可由工具推断，目的是保证穿过clock gating cell的clock 没有glitch 且波形不被削切。下面是一个【反例】左侧clock波形被削切，右侧有glitch 穿过。由clock gating的结构可知 ...
clock gating | ODC-based Clock Gating
Original 陌上风骑驴 陌上风骑驴看IC 在当前数字电路实现中，clock gating 是节省动态功耗最有效且成本最低的办法，所以一直以来业界都在想方设法进一步去挖掘，期望用这种低成本办法进一步节省动态功耗，如XOR clock gating. 关于clock gating 驴曾码 ...