VHDL与Verilog硬件描述语言TestBench的编写
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍，无论是哪种语言，仿真都是必不可少的。而且随着设计复杂度的提高，仿真工具的重要性就越来越凸显出来。在一些小的设计中，用TestBench来进行仿真是一个很不错的选择。VHDL与Verilog语言的语法 ...
原文：我的 FPGA 学习历程（04）—— 练习 verilog 硬件描述语言
这篇讲的是使用 verilog 硬件描述语言编写一个 译码器。 译码器是一个简单的组合逻辑，用于实现并转串，其输入输出关系如下： 输入 输出 gt gt gt gt gt gt gt gt 新建工程，并新建如下的代码的 verilog HDL 文件 这段代码其实相当抽象 循环变量操作下标 ，但好在综合工具还是能够理解我们的用意。 建好的工程如下图： 可以在 Tool gt Netlist Vie ...
2015-11-22 11:15 0 2389 推荐指数：
相关推荐
API的描述语言--Swagger
Swagger是一种Rest API的表示方式。 有时也可以作为Rest API的交互式文档，描述形式化的接口描述，生成客户端和服务端的代码。 一，描述语言：Spec Swagger API Spec是Swagger用来描述Rest API的语言。 API 可以是使用yaml ...
我的 FPGA 学习历程（15）—— Verilog 的 always 语句综合
在本篇里，我们讨论 Verilog 语言的综合问题，Verilog HDL (Hardware Description Language) 中文名为硬件描述语言，而不是硬件设计语言。这个名称提醒我们是在描述硬件，即用代码画图。 在 Verilog 语言中，always 块是一种常用的功能模块 ...
protobuf数据描述语言
1.简介 Protocol Buffers是Google开发的一种数据描述语言，能够将数据进行序列化，可用于数据存储、通信协议等方面。 可以理解成更快、更简单、更小的JSON或者XML，区别在于Protocol Buffers是二进制格式，而JSON和XML是文本格式。 相对于XML ...
漫话规则引擎(3): 规则描述语言
本文最新版已更新至: http://thinkinside.tk/2012/12/06/rule_language.html 在规则引擎中，通常会使用某种表述性的语言（而不是编程语言）来描述规则。所以规则描述语言也是规则引擎的一个重要组成部分。 目前在规则描述语言方面，并没有一个通用的标准获得 ...
WSDL（WebService描述语言）文件介绍
一、WSDL 1、WSDL 文档的组成部分 <portType>：web service 执行的操作 <message>：web service 使用的消 ...
Verilog HDL常用的行为仿真描述语句
一、循环语句 1、forever语句 forever语句必须写在initial模块中，主要用于产生周期性波形。 2、利用for、while循环语句完成遍历 for、while语 ...
我的 FPGA 学习历程（16）—— 区分可综合和不可综合的 Verilog 语法以及 Modelsim 独立使用方法
Verilog语言的可综合语法与不可综合语法 Verilog HDL 大致可以分为一下几个标准：Verilog-95,Verilog-2001 和 SystemVerilog。随着标准版本的升级，新版本中的关键字越来越多，然而增加的关键字主要是验证这个方向的。Verilog 标准实际包括了两个 ...