10.0难度系数★☆☆☆☆☆☆ 10.1是什么是固化 我们前几章将的程序都是通过JTAG先下载bit流文件，再下载elf文件，之后点击Run As来运行的程序。JTAG的方法是通过TCL脚本来初始 ...

在《MiZ702学习笔记7——尝试自制带总线IP》，我曾提到了AXI4-Lite的简单用法，驱动了下流水灯，只涉及到了写总线。今天，我想利用之前的VGA模块，将AXI4-Lite的读写都应用上。这篇文章主要是思想的介绍，以及AXI4-Lite读的方法。一些细节请先阅读《MiZ702学习笔记 ...

9.0难度系数★☆☆☆☆☆☆ 9.1实验概述 这次借助zynq的内嵌的XADC来采集zynq内部的一些参数： •VCCINT：内部PL核心电压 •VCCAUX：辅助PL电压 •VREFP：XADC正参考电压 •VREFN：XADC负参考电压 •VCCBram：PL BRAM电压 ...

说到vivado的仿真确实是很有意思，不管是ISE还是Quartus都可以自己自动生成测试平台的完整构架，但是vivado不行，所有的测试代码自己写！（我反正是查了好久，都没发现vivado如何自动生 ...

本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。 在PL端通过按键产生中断，PS接受到之后点亮相应的LED. 本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 13.0本章难度系数★★☆☆☆☆☆ 13.1 ...

本编文章的目的主要用简明的方法在纯PS里对DDR3进行读写。 本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 11.0本章难度系数★☆☆☆☆☆☆ 11.1 搭建硬件工程 Step1:新建一个名为 ...

本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block ...

预备知识： UG821 指导步骤： 具体实现： Step1. Create a BSP with the library and set enable_ ...