我的 FPGA 学习历程（05）—— 使用 Modelsim 仿真工具
在第 3 篇中讲到了如何使用图形进行仿真激励输入，图形输入法尽管简单易学，但如若要求复杂的仿真输入激励、较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了。 本篇以上一篇的 3-8 译码器为基础，讲一下 Modelsim 仿真工具的使用 ...
原文：我的 FPGA 学习历程（03）—— 使用 Quaruts 自带仿真工具
在上一篇中详细的介绍了怎样创建原理图工程，这篇同样使用原理图工程新建一个多路选择器，目的是学习使用图形输入的仿真工具输入仿真激励。 新建工程，并绘制以下的原理图。 编译项目，会多出一个警告： Critical Warning : No exact pin location assignment s for pins of total pins，其大致意思是在目标器件上有四个引脚没有被分配，由于这 ...
2015-11-16 13:14 0 3325 推荐指数：
相关推荐
FPGA基于ISE的DDR3的IP核调用以及历程仿真（4）
上一节。我们已经把USB2.0的同步读写都调试通过，包括使用CHIPSCOP抓取波形，但是USB2.0的功能绝不是仅仅这些，但是基于本次项目我们只需要这些。那么下来就是我们要讲解一下几乎每一个大项目都要用到的DDR。 具体关于DDR的一些基础知识，大家自行补习。话不多 ...
Altera自带的RAM仿真学习
(1)单口RAM 1.无读使能rden信号的ModelSim功能仿真： 在不使用读使能rden信号的情况下，单口RAM仿真结果表明： 1.写使能wren为高时，写数据操作有效； 2.写使能wren为低时，读数据操作有效； 3.写有效（高）时，输出端q输出为刚写入的数据； 4.一般 ...
我的 FPGA 学习历程（09）—— 时序逻辑入门
讲到这篇时，组合逻辑就告一段落了，下面是一些总结： 描述组合逻辑时，always 语句中的敏感信号列表中需要列出全部的可能影响输出的变量 描述组合逻辑时，always 语句中的赋值总是使用阻塞赋值符号 = 组合逻辑是描述输入和输出关系的功能块，由于延时的原因，输出可能会有毛刺 ...
我的 FPGA 学习历程（01）—— FPGA 基础知识和 Quartus 的安装
高级的嵌入式市场主要分为以下三类：ARM、DSP 和 FPGA。 其中 ARM 是行业内的佼佼者，目前几乎所有的安卓智能手机都使用 ARM 授权的 CPU架构；而 DSP（数字信号处理器） 早年就被大面积的应用与电话、DVD、通讯基站等领域。DSP 与 ARM 的区别 ...
我的 FPGA 学习历程（16）—— 区分可综合和不可综合的 Verilog 语法以及 Modelsim 独立使用方法
Verilog语言的可综合语法与不可综合语法 Verilog HDL 大致可以分为一下几个标准：Verilog-95,Verilog-2001 和 SystemVerilog。随着标准版本的升级，新 ...
FPGA 开发流程 --> 仿真与modelsim使用
仿真的概念 完成了设计输入以及成功综合、布局布线之后，只能说明设计符合一定的语法规范。但是是否满足要求的功能，是不能保证的，还需要通过仿真流程对设计进行验证。仿真的目的就是在软件环境下，验证电路的行为和设想的行为是否一致。 仿真分为功能仿真和时序仿真。 （1）功能仿真 ...
我的 FPGA 学习历程（15）—— Verilog 的 always 语句综合
，也是结构最复杂的部分。笔者初学时经常为 always 语句的编写而苦恼，不知道使用哪种赋值语句，不了解两 ...