LVDS之一_理解SerDes
原文地址： http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口 ...
原文：理解SerDes 之一
理解SerDes FPGA发展到今天，SerDes Serializer Deserializer 基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD , 从RIO到Serial RIO, 等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。S ...
2015-10-06 20:46 0 2115 推荐指数：
相关推荐
SERDES
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合 ...
什么是SerDes，serializer/deserializer？
序列化器与反序列化器（SerDes，serializer/deserializer）是一种进行串行数据和并行数据相互转换的收发集成电路（IC）。发送器部分是一个串行到并行的转换器，接收器部分是一个并行到串行的转换器。多个SerDes接口常常装在一个包装里。 SerDes方便了串行数据流两点 ...
SerDes、RocketIO、GTX
1.SerDes：serdes = serial and deserial，就是组串器与解串器，也就是通用的高速IO。 GTX,GTP,GTH等都是SERDES，只是速率不一样，XILINX叫其不同的名字方便区分 GTX由：serdes+LVDS+PLL+8b/10b编解码+绕解码组成，不仅是 ...
SERDES高速系统(一)
在目前主流厂商的高端FPGA 中都集成了SERDES（串并收发单元）硬核，如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率，而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差 ...
SerDes和以太网接口
1 SerDes SerDes是英文SERializer（串行器）/DESerializer（解串器）的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点 ...
xilinx的serdes接收时钟坑
ilinx的7 series fpga transceivers wizard用于自定义的serdes编码。 要选择多个serdes端口，如下图，点击对应的名称，然后右边选择use该设备就可以。 生成后example文件中的support GT_USRCLK_SOURCE 文件 ...
SerDes基础知识总结
目录 1. 简介 2. 整体架构 3. 发送端模块说明 3.1 8b/10b编码器 3.2 扰码 3.3 串行器/解串器 3.4 ...