Xilinx与Altera的FPGA基本结构
从1985年Xilinx公司推出第一片FPGA到现在，FPGA的使用已经有近30年的历史了。目前主流市场的FPGA主要还是Xilinx和Altera两大系列，下面分别来介绍下它们各自的基本结构组成。 Xilinx的FPGA主要由以下单元结构组成：可配置逻辑块（CLB）、时钟管理模块（CMT ...
原文：Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较
前言 经常有朋友会问我， 我这个方案是用A家的FPGA还是X家的FPGA呢 他们的容量够不够呢 他们的容量怎么比较呢 当然，在大部分时候，我在给客户做设计的时候，直接会用到最高容量的产品，因为我们的产品对成本不敏感。不过，在此还是比较一下两家的产品，简单写写一些自己的想法，供大家参考，如有不对的地方，还请指正 进入正题 要比较Xilinx和Altera的FPGA，就要清楚两个大厂FPGA的结构，由 ...
2015-07-28 12:59 0 6278 推荐指数：
相关推荐
FPGA基础之逻辑单元（LE or LC）的基本结构
原帖地址： https://blog.csdn.net/a8039974/article/details/51706906/ 逻辑单元在FPGA器件内部，是完成用户逻辑的最小单元。逻辑单元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC ...
Altera FPGA中的pin简介
第一步要看的肯定是pin planner ，这个是黑金四代EP4CE15F17C8的视图 先就是发现他们pin有不同的颜色区域，分别对应不同的bank，应该是有的设计里面要求p ...
Xilinx FPGA复位逻辑处理小结（转）
Xilinx FPGA复位逻辑处理小结 1. 为什么要复位呢？ （1）FPGA上电的时候对设计进行初始化； （2）使用一个外部管脚来实现全局复位，复位作为一个同步信号将所有存储单元设置为一个已知的状态,这个全局复位管脚与任何其他的输入管脚没有什么差别，经常以异步的方式作用于FPGA ...
xilinx FPGA全局时钟资源的使用
1.什么是xilinx fpga全局时钟资源 时钟对于一个系统的作用不言而喻，就像人体的心脏一样，如果系统时钟的抖动、延迟、偏移过大，会导致系统的工作频率降低，严重时甚至会导致系统的时序错乱，实现不了预期的逻辑功能。xilinx fpga内的全局时钟资源可以很好的优化时钟的性能，因此在设计 ...
【FPGA】FPGA芯片的资源组成介绍——以Xilinx的7系列为例
1.主要的资源是 configurable logic block （CLB）与布线资源 CLB一般由2个Slice组成，Slice分为SliceL（Logic）与SliceM（Memory）， 两种CLB：2个L组成CLBLL，1个L与1个M组成CLBLM L与M均由4个LUT6，3个MUX ...
FPGA中逻辑复制
在FPGA设计中经常使用到逻辑复制，逻辑复制也用在很多场合。 1． 信号驱动级数非常大，扇出很大，需要增加驱动力 逻辑复制最常使用的场合时调整信号的扇出。如果某个信号需要驱动后级很多单元，此时该信号的扇出非常大，那么为了增加这个信号的驱动能力，一种办法就是插入多级 ...
【FPGA】Xilinx-7系的时钟资源与DDR3配置
引子： HP中的DDR需要sys_clk和clk_ref两路输入，HR用户功能也需要usr_clk时钟输入。 但是HR资源IO被完全占用，HP中只有bank33的MRCC/SRCC可以作为fpga的时钟输入。以及为了尽量减少差分晶振的数量，需要合理利用内部时钟资源。 一、先 ...