Verilog RTL代码及testbench编写
verilog RTL code example 以下是学习verilog语法的例子 verilog testbench 编写 waveform 展示 ...
原文：在 Mac 上编写 Verilog 代码
在 Mac 上编写 Verilog 代码 前言 本文将会介绍在 Mac 上如何编写，编译和仿真你的 Verilog 代码，来完成冯爱民老师 计算机组成原理A 课程的实验内容，我将会介绍一款免费的文本编辑器 Sublime Text ，一个自由软件Icarus Verilog，一个免费的波形文件查看软件Scansion。在这里也呼吁大家力所能及的使用正版软件或者免费的自由软件。破解收费软件是不道德并 ...
2015-05-21 22:10 2 5648 推荐指数：
相关推荐
浅谈Verilog HDL代码编写风格
学习FPGA、Verilog HDL的同学，我看过一些大神写的代码，然后尽量模仿大神写法，经过好几个大 ...
Verilog良好代码编写风格25条
良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下，增强代码的可读性、可移植性，首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单，以文档的形式记录下来，并要求每位设计人员在代码编写过程中都要严格遵守。良好代码编写风格的通则概括如下： （1） 对所有 ...
Java mac 上编写Java代码
看视频学JAVA，不想下载 notepad++之类的，虽然知道mac有内嵌的JAVA sdk ，但是还是不知道怎么编写，今天终于编写了我的第一个JAVA程序，还是以 Hello World 开始吧 1，打开终端，java -version 看是否有JAVA SDK 2，在桌面上创建JAVA ...
sublime text3 verilog代码编写高级操作篇
2018.10.21 好久没写博客了，这段时间一直在学习一直在沉淀，然而发现学的越多会的更少，只能快马加鞭吧！ 博主从大一暑假接触FPGA，到现在快一年半了，时间恍逝。刚开始入门也是用的quartus自带的编辑器，后来改用notepad++编写代码，界面比quartus简介好看。再后来或者最近 ...
用Sublime Text搭建简易IDE编写Verilog代码
前言 Verilog是一种硬件描述语言（HDL），该语言在Windows上有集成开发环境可以使用，如ModelSim，但ModelSim的编辑器不太好用因此笔者萌生了用Sublime Text3来编写Verilog的想法。下面我们将围绕着Sublime Text3搭建起一个简易的IDE， 我将尽 ...
verilog仿真文件编写
verilog仿真文件大概框架： ...
Verilog 编写规范
在学习Python时，作者有一句话对我影响很大。作者希望我们在学习编写程序的时候注意一些业内约定的规范。在内行人眼中，你的编写格式，就已经暴露了你的程度。学习verilog也是一样的道理，一段好的verilog代码，在完成设计要求的前提下，还需要条理清晰，有对应的注解，对非作者而言应该是 ...