Callback机制，其实是使用OOP来实现的一种程序开发者向程序使用者提供的模块内部的接口。可以在Test case的高度改变其他component的一些行为。 Systemverilog中已经提供的Callback函数pre randomize，post randomize。对于UVM和VIP来说，其他的CallBack函数都是自己程序的开发者事先 留下的hook。 Callback的实现： ...
2015-04-29 12:47 0 3035 推荐指数：
资料来源 (1) 《Practical UVM Step by Step with IEEE》 注1: 在打印信息之前,UVM会比较要显示信息的冗余度级别与默认的冗余度阈值。如果小于等于阈值,就会显示,否则不会显示. 1.冗余度阈值(概念与设置) 1.1冗余度阈值相关函数 tb里面 ...
phase机制： uvm中根据是否消耗时间将phase分为function phase和task phase; uvm中所有的Phase的会按照自上而下的顺序执行；对于function phase， 比如build_phase, connect_phase等，在同一时间只有一个phase ...
首先在Systemverilog中便有对于重载的最基本的支持。 1)定义task/function时，使用virtual关键字。那之后在test_case中调用时，便使用句柄指向的对象的类型而不是句柄的类型来调用task/function。 好处：bird为基类，parrot为扩展类 ...
用callback机制进行处理 具体使用: 保存: 获取: ...
代码的书写顺序会影响代码的实现，在不同的时间做不同的事情，这是UVM phase的设计哲学，UVM phase提供了一个通用的TB phase 解决方案。支持显示的隐式的同步方案，运行时刻的线程控制和跳转。只要把代码填入对应的phase，这些代码就会自动执行。 phase 的引入在很大程度 ...
参考资料 (1) UVM通信篇之六：同步通信元件（上） - 路科验证的日志 - EETOP 创芯网论坛 (原名：电子顶级开发网) - (2) 《Practical UVM Step by Step with IEEE》 1.同步的方法 1.1 sv与uvm中同步的方法 (1) 在sv中 ...
override功能是UVM中一个比较重要的功能，这个功能也是在factory里面实现的，我们会在env或者具体的case中使用override功能。 class case_x extends base_test; function void ...
回调机制是什么哪？先上一幅图来说明一下吧，这里用老师问问题，学生回答问题为例子，解释一下回调机制的使用 首先需要一个接口callback，以及一个继承了接口的类Teacher。Teahcer类中有另一个类Student的对象，在Teacher中执行函数，会调用student中的方法 ...
