SV中的Interface和Program
Interface：SV中新定义的接口方式，用来简化接口连接，使用时注意在module或program之外定义interface，然后通过'include来添加进工程。 interface arb_if(input bit clk); //clk信号 ...
原文：SV中的线程
SV中线程之间的通信可以让验证组件之间更好的传递transaction。 SV对verilog建模方式的扩展： fork.....join 必须等到块内的所有线程都执行结束后，才能继续执行块后的语句。 所以使用的很少 fork.....join none 先执行块后的线程，而后再执行块内的线程。不会产生块后的线程必须等块内线程的情形。 fork.....join any 只要块内的线程有一个执行结 ...
2015-04-13 16:11 0 2512 推荐指数：
相关推荐
SV中的OOP
)非常适合一个架构的搭建。 在SV中，类可以定义在program, module, package中，但 ...
SV中的覆盖率
SV采用CRT的激励形式，而判断验证进度的标准也就是覆盖率(coverage)。 覆盖率的两种指定形式：显式的，直接通过SV来指定出的，如SVA，covergroup。 隐式的，在验证过程中，随"register move"就可以 ...
SV中的随机化
SV搭建testbench的关键概念：CRT(constraint random test)，测试集的随机化。 由于对象class由数据和操作组成，所以对数据的随机化一般放在一个class内。(对环境或环境的配置也可以反映在配置参数的随机化上) 一个constraint包括两部分：rand ...
SV中的数据类型
Verilog-1995中规定的数据类型有：变量(reg), 线网(wire), 32位有符号数(integer), 64位无符号数(time), 浮点数(real)。 SV扩展了reg类型为logic，除了reg类型的功能外，可以用在连续赋值，门单元和模块所驱动。但是不能用在双向总线建模 ...
SV中，ref和automatic关键字
SV中增加了一种方式ref，指定为引用而不是复制。这种方式只能用在automatic的子程序中，这种参数的好处是在子程序中 修改变量对调用它的模块随时可见。 task bus_read(input logic [31:0] addr, ref logic ...
SV & UVM中的面向对象
1 SV重载机制1.1 类的封装 一般而言，类里的变量/方法有两种被访问的方式：(1)，在定义类时，在类的内部直接使用变量/方法；(2)，当类已经被例化后，通过class_inst.num或者class_inst.method()的方法使用类的变量和方法。因此确定变量/方法的访问权限很有必要 ...
sv dist
转自： https://zhidao.baidu.com/question/1705149255835699740.html Systemverilog中权重分布由操作符dist实现，百有两种形式：“：=”或“：/”。 “：=”表示值的权重是相等的，“：/”表示值的权重是均分度的。 权重不用百分比 ...