东芝线阵CCD芯片TCD1305DG驱动时序设计
最近在做微型光谱仪，用到了东芝的CCD芯片TCD1305DG，该芯片是单行3648像素，输出信号是时间上离散的模拟信号，典型输出速率为0.5M，即每2000ns输出一个像素值（模拟信号），芯片内部集成了相关双采样电路，直接输出稳定的像元电压值，而不是传统的三阶梯信号。TCD1305DG需要三路驱动 ...
原文：CCD 驱动 时序理解
由于项目的需要，接触到perkinelmer 公司生产的CCD sensor 年末了，好好回顾下 目前生产CCD传感器的公司有dalsa，e v,toshiba,sony等，perkinelmer公司目前主要从事医疗设备以及生物工程等，其传感器生产与销售已经分离出去，由埃赛力经营，好了，废话不多说，我们来探讨下该CCD驱动时序吧 CCD驱动信号不多包含以下： PG：photo gate TG: t ...
2015-02-13 11:36 0 2103 推荐指数：
相关推荐
线阵CCD-TCD1209采集系统&驱动设计
关键字：CPLD+AD9945+TCD1209+CY7C68013A TCD1209，一款经典的CCD线阵单色传感器。本次设计一款基于usb2.0高速采集图像。 CPLD+AD9945+TCD1209+CY7C68013A 一、 电路设计 1、 电源使用usb统一供电和数 ...
IIC总线-时序理解
转载：http://blog.csdn.net/skyflying2012/article/details/8237881 最近2周一直在调试IIC和SPI总线设备，这里记录一下2种总线，以备后忘。 ...
IIC时序的理解
据，须在SCL为低电平时驱动 SDA 线至适当的电平（SDA 为低则表明该位为 0，为高则表明该位为 1）。 ...
FPGA时序约束理解记录
最近整理了一下时序约束的内容，顺便发出来分享记录一下。 任何硬件想要工作正常，均需满足建立和保持时间，至于这个概念不再陈述。 下面将重点介绍两个概念：建立余量和保持余量。FPGA内部进行时序分析无非就是计算这两个余量，为正，则时序满足要求，否则不满足。 FPGA在与外部器件打交道时，端口 ...
spi slave及master接口驱动及传输时序
spi slave驱动spi slave驱动在kernel中可以主要参考spidev.c,这是一个字符驱动，可以匹配kernel中的多个名称为“spidev”的spi设备，分析这个文件，主要有以下几个重点：1. 如何编写多设备公用驱动2. 如何封装读写请求到spi框架层3. spi message ...
（转）让你彻底理解：静态时序分析
估计面试的时候都会让大家解释一下建立时间和保持时间，几乎所有人都能背出来。建立时间（setup time）：时钟的有效沿到来之前数据必须提前稳定的时间。保持时间（hold time）：时钟有效沿到来之 ...
Binder驱动理解
1、Binder的三层架构 2、BC、BR的理解 通信模型 Binder协议包含在IPC数据中，分为两类: BINDER_COMMAND_PROTOCOL：binder请求码，以”BC_“开头，简称BC码，用于从IPC层传递到Binder Driver层 ...