Cyclone IV之DDR2设计
如今，在FPGA系统的设计中，系统的复杂度越来越高，对内存的要求也是越来越高。通常，综合体积、容量等考虑，DDR2已成为FPGA系统的首选。这里，就针对Cyclone IV系列FPGA的DDR2设计作一小结，对于其它系列的FPGA和DDR设计类似。 根据Cyclone IV的手册，在进行 ...
原文：使用Cyclone IV控制DDR2
根据你的DDR 手册配置好megacore，megacore会生成一个example top 在quartus中运行megacore生成的xxx pin assignments.tcl，指定DDR Pin的IO Standard 在Pin Planner中将DDR 引脚指定到side，或指定到bank，或指定好DQS Pin，还可以顺便指定好CK CK Pin DDR 的DQ必须连接到FPGA的D ...
2014-11-13 21:40 0 2453 推荐指数：
相关推荐
DDR2（5）：DDR2自动读写控制器
本讲整理一下，如何利用上一讲的 DDR2_burst 打造一个可以自动读写的 DDR2 控制器，让其能够方便的使用于我们的工程中。以摄像头ov7725 采集 640x480 分辨率的显示为例，整理这次的设计过程。 一、模块例化 从例化可以看出，本次 DDR2 设计 ...
在使用FPGA来控制DDR3/DDR2 IP 的时候两个错误的解决办法
对于熟悉Intel FPGA的老（gong）司(cheng)机(shi)来说，外部存储器的控制早已是轻车熟路，但是对于新手，DDR3/DDR2 的IP使用也许并没有那么简单，不过没关系，骏龙的培训网站（www.fpgadesign.cn）上有免费的视频教程可以帮助大家快速的熟悉DDR ...
Xilinx DDR2 IP核使用
1、关于IP核参数配置 最重要的一项就是关于端口的设置，可根据实际需要自由设置读、写端口。 2、功能仿真 生成IP核后，请切换到图示所在路径，打开sim.do文件 ...
DDR2（3）：自定义读写控制器和DDR2 IP信号说明
时钟供给 DDR2 IP 用； （3）增加自己写的 DDR2_ctrl.v 代替之前的 DDR2_e ...
Altera DDR2控制器学习笔记
Altera DDR2控制器使用IP的方式实现，一般很少自己写控制器代码。 ddr22 ddr22_inst ( .aux_full_rate_clk (mem_aux_full_rate_clk), .aux_half_rate_clk ...
DDR2（4）：对DDR2 IP再次封装
生成 DDR2 IP 后就可以使用了，网络上也很多直接对 DDR2 IP 操作的例程，但其实这样还不够好，我们可以对这个 DDR2 IP 进行再次封装，让它变得更加好用。现在试着封装一下，之前的 DDR2 IP 名字就是 DDR2.v，这个封装就命名为 DDR2_burst，其主要作用是完成 ...
altera DDR2 ip使用笔记之IP核生成
IP核生成 Quartus生成DDR2 ip流程如下： 点击菜单栏的Tools->MegaWizard Plug-In Manager，弹出 选择IP类型，保持路径即文件名等，如下图 点击next，按下图设置：输入时钟50Mhz，DDR ...