FPGA JTAG接口保护电路
手头上两块FPGA开发板（黑金和正点原子）的FPGA接口部分设计略有不同，黑金的开发板特别在接口上加了保护电路。如图： 使用BAT54钳位。 查了下网上确实有人反映ALTERA的FPGA的JTAG接口IO容易损坏，有人怀疑了ALTERA为了省成本将内部钳位电路优化 ...
原文：BAV99 /ESD的干扰或者放电损坏电路/接口保护电路
BAV ESD的干扰或者放电损坏电路 接口保护电路 BAV 这个元件的设计是出于ESD的考虑，怕信号线易受到ESD的干扰或者放电损坏电路，因为这些接口都是互相对接的，怕接到的信号有大的静电。 当几KV的静电由输入端输入时，二极管被反向击穿，同时电荷被快速泻放到地或者电源。正的静电大部分泻放到电源，负的静电大部分泻放到地。达到ESD防护的目的。 当正的静电发生时, D 工作但D 不工作,因此这个钳 ...
2014-09-15 09:16 0 3563 推荐指数：
相关推荐
泄放电阻电路
5种泄放电阻电路的介绍说明 文章出处：【微信号：changxuedianzi，微信公众号：畅学电子】 电路中，在储能元器件两端并联一只电阻器给储能元件提供一个小号能量的通路，使电路安全。这个电阻就叫泄放电阻（注：储能元件如电容器，电感器，工作与开关状态的MOS管等），下面介绍5种泄 ...
经典运放电路分析
今天，这两招在所有运放电路的教材里都写得明白，就是“虚短”和“虚断”，不过要把它运用得出神入化，就要有较深厚的功底了。 虚短和虚断的概念 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 ...
过压保护电路学习
参考：http://www.360doc.com/content/18/0110/11/21923670_720732097.shtml 参考： 直流过压保护电路 S8550：VCE -0.6V VGS(th):-0.7 -1 -1.3 V，Pmos管导通条件为：vgs ...
过压保护电路（OVP）
过压保护电路（OVP） OVP 过压保护电路 3.3V过压保护电路 ...
常用运放电路计算与分析
1、运放的符号表示 2、集成运算放大器的技术指标(1) 开环差模电压放大倍数(开环增益)大 Ao(Ad)=Vo/(V+-V-)=107-1012倍; (2) 共模抑制比高 ...
关于运放电路放大倍数的计算
/*************/U2<U6,6端R3所在的接地端组成的回路分析运放负反馈电路,最关键要常握好虚短和虚断这两个 ...
常用运放电路计算与分析
1、运放的符号表示 2、集成运算放大器的技术指标(1) 开环差模电压放大倍数(开环增益)大 Ao(Ad)=Vo/(V+-V-)=107-1012倍; (2) 共模抑制比高 ...