关于 FPGA 内部信号扇入扇出
学习有关FPGA方面的知识，在看一些FPGA的datasheet时，看到fan-out和fan-in这样的字眼，乍一看还真不知所云，继续往下看还是云里雾里，于是用Google在线翻译了一下，上面赫然是扇入扇出，不用想，电子设计方面怎么会有这么俗的词，还“扇”呢。刚开始不以为然，后来在求知欲 ...
原文：FPGA优化之高扇出
Fanout即扇出，模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法： 首先来看下面这个实例，如图 所示为转置型FIR滤波器中的关键路径时序报告，在DSP ...
2014-07-26 16:14 0 3102 推荐指数：
相关推荐
FPGA中的面积优化
FPGA中的面积优化 一、优化的意义 面积优化，就是在实现预定功能的情况下，使用更小的面积。通过优化，可以使设计能够运行在资源较少的平台上，节约成本，也可以为其他设计提供面积资源。 二、操作符平衡 对于复杂逻辑操作，输入到输出的对称性越好，往往中间逻辑就越少，面积越小。一般优化中，可以将不 ...
前端优化之高并发处理
大部分的高并发处理基本都是在后端处理，但是在部分特殊情况下，后端无法阻止用户行为，需要前端做配合。例如在抢购、秒杀等场景。 高并发是什么？ 对此，我们首先需要简单的去了解一下，高并发是什么？ 高 ...
FPGA中的速度优化
FPGA中的速度优化 一、逻辑设计中的速度概念 逻辑设计速度相关的概念有三个：设计吞吐量、设计延时和设计时序。速度优化策略而言，吞吐量需要提高，延时应该降低，时序应该收敛（时序余量slave越大，收敛越强，移植性越好）。吞吐量提高的方法一般是采用大的并行设计，延时降低的方法则是采用缓存结构 ...
扇入和扇出
扇出（fan-out）是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或 驱动器提供信号。所以，一个典型的TTL逻辑门有10个扇出信号 ...
JVM笔记10-性能优化之高级特性
一.垃圾回收器配置和 GC 日志分析 1.堆典型配置： 32位的操作系统限制堆大小介于1.5G到2G，64位操作系统无限制，同时系统可用虚拟内存和可用物理内存都会限制最大堆的配置。 堆空间分配典 ...
oracle SQL优化之高效的函数调用
原文地址：https://oracle-base.com/articles/misc/efficient-function-calls-from-sql http://www.oracle ...
OpenCL设计优化（基于Intel FPGA SDK for OpenCL）
1、首先了解Intel FPGA SDK for OpenCL实现OpenCL的设计组件，包括: kernels, global memory interconnect, local memory, loops 以及channels (1) Kernels Loops一般是Kernel ...