单周期CPU——verilog语言实现
一. 实验内容 设计一个单周期CPU，要求： 1. 实现MIPS的20条指令 2. 在该CPU上实现斐波那契函数 计算机每执行一条指令都可分为三个阶段进行。即取指令（IF）——>分析指令（ID）——>执行指令（EXE） 取指令：根据程序计数器PC中的指令地址，从存储器中 ...
原文：Xilinx ISE14.1用Verilog语言实现一个半加器并测试
lt 一 gt 建立一个工程 注：Xilinx ISE的安装在此不再过多说明，网上有参考资料 .打开软件进入如下界面 .创建工程 File gt New Project .创建文件 我取名为firstTry 右键选择New Source 设置参数 .编写代码 module half add input a, input b, output sum, output cout assign sum ...
2013-10-30 20:12 0 3073 推荐指数：
相关推荐
Verilog 语言实现时间计数
FPGA实现时间计数其实算是很基础的功能，首先我们先通过公式了解时间与频率的关系： ƒ = 1 / T 这里的f表示频率，T表示周期，1的话就是时间国际单位下的1秒。对于FPGA来说f表示的是时钟的频率，T就是该频率下的周期。对于100MHz的时钟信号来说，T ...
Verilog语言实现并行（循环冗余码）CRC校验
1 前言 （1） 什么是CRC校验？ CRC即循环冗余校验码：是数据通信领域中最常用的一种查错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输 ...
32位除法器的verilog语言实现
32位除法器verilog语言实现的原理 对于32位的无符号数除法，被除数a除以除数b，他们的商和余数一定不会超过32位，首先将a转换成高32位为0，低32位为a的temp_a，再将b转换成高32位为b，低32位为0的temp_b。在每个周期开始前，先将temp_a左移一位，末尾补 ...
C语言实现一个泛型的vector
问题描述： 使用纯$C$语言实现一个泛型的$vector$，支持拷贝构造和移动构造。 设计方案： $vector$是动态的数组，因此我们保存$vector$申请的内存块的指针，此外我们需要两个$size$_$t$类型的数保存当前开辟的空间和当前已经存有的元素个数。故需要一个我们定义以下 ...
c语言实现一个链表
一、基础研究 我们在这里要理解和实现一种最基本的数据结构：链表。首先看看实现的程序代码： List .h： 事实上我们观察list.h发现前面一部分是数据结构的定义和函数的声明，后面一部分是函数的实现。我们仅仅观察前面 ...
每天进步一点点------verilog语言实现的分频
为：对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数选定到某一个值进行输出时钟翻转， ...
Verilog HDL语言实现的单周期CPU设计（全部代码及其注释）
写在前面：本博客为本人原创，严禁任何形式的转载！本博客只允许放在博客园（.cnblogs.com），如果您在其他网站看到这篇博文，请通过下面这个唯一的合法链接转到原文！ 本博客全网唯一合法URL： ...