除了输入输出端口，FPGA中还有另一种端口叫做inout端口。如果需要进行全双工通信，是需要两条信道的，也就是说需要使用两个FPGA管脚和外部器件连接。但是，有时候半双工通信就能满足我们的要求，理论上来说只需要一条信道就足够了，而FPGA上实现这一功能的管脚就是inout端口。管脚相连时 ...

高阻的存在价值简单的说就是你不需要操控这个期间的时候，高阻的输出对别的器件是不会有影响的，如果你一个单片机IO需要连接两个甚至多个输入，如果输入不支持高阻态，那么无论是高还是低都会对另外的输入端造成影响，使得数据传输中出现问题。高阻就是阻抗很高，你不连接，接着空气不就是阻抗很高？某个口高阻态 ...

高阻态和三态门高阻态 高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。　　高阻态的实质：电路分析时高阻 ...

上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用。下拉同理。 上拉电阻是用来解决总线驱动能力不足时提供电流的，一般说法是拉电流。下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流。提升电流和电压的能力是有限的，且弱强只是上拉电阻的阻值不同。 当GPIO引脚处于高阻态时 ...

原文网址：http://www.dz3w.com/info/digital/75751.html 什么叫三态门/高阻态? 及三态门的应用 什么叫态门 三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态（电阻很大，相当于开路）。 三态 ...

软件版本：modelsim se-64 2019.2 在网上搜到相关博客《modelsim仿真fifo和rom时候，输出出现高阻》 其中有的操作是无关紧要的： 如： 　　1. 在 ; List of dynamically loaded objects for Verilog PLI ...

上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用。下拉同理。 上拉电阻是用来解决总线驱动能力不足时提供电流的，一般说法是拉电流。下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流。提升电流和电压的能力是有限的，且弱强只是上拉电阻的阻值不同。 当GPIO引脚处于高阻态时 ...

　　学习有关FPGA方面的知识，在看一些FPGA的datasheet时，看到fan-out和fan-in这样的字眼，乍一看还真不知所云，继续往下看还是云里雾里，于是用Google在线翻译了一下，上面赫然是扇入扇出，不用想，电子设计方面怎么会有这么俗的词，还“扇”呢。刚开始不以为然，后来在求知欲 ...