生成 DDR2 IP 后就可以使用了，网络上也很多直接对 DDR2 IP 操作的例程，但其实这样还不够好，我们可以对这个 DDR2 IP 进行再次封装，让它变得更加好用。现在试着封装一下，之前的 DDR2 IP 名字就是 DDR2.v，这个封装就命名为 DDR2_burst，其主要作用是完成 ...

　　DDR2，全称 Double Data Rate 2 SDRAM，即第二代双倍数据速率同步动态随机存取存储器。它属于 SDRAM 家族的存储器产品，提供了相较于 DDR SDRAM 更高的运行效能与更低的电压，是 DDR SDRAM 的后继者，虽然 DDR2 和 DDR 都采用了在时钟 ...

—— 远航路上ing 整理于 博客园。转载请标明出处。 在上节建立完工程之后，要想明确DDR IP的使用细节，最好是做仿真 ...

一、前言 关于Vivado MIG IP核详细配置可以参考我之前的文章：基于Vivado MIG IP核的DDR3控制器(DDR3_CONTROL) 关于MIG IP核的用户端的接口时序可以参考这篇文章：XILINX 的 MIG IP（非AXI4）接口时序以及控制 ...

　　本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIG IP核。网上 ...

1、关于IP核参数配置 最重要的一项就是关于端口的设置，可根据实际需要自由设置读、写端口。 2、功能仿真 生成IP核后，请切换到图示所在路径，打开sim.do文件 修改Xilinx glbl.v所在的文件路径，然后打开Modelsim，切换 ...

　　本系列整理一下基于 Xilinx A7 芯片的 DDR3 的使用，此处采用的 DDR3 IP核为软核，即采用 FPGA 逻辑单元、寄存器、查找表等搭建出来 IP核。从 IP 核的调取开始，接着读写测试，最后争取实现一个基于 DDR3 的完整小项目。 1、建立工程，点击 ...

　调取的 DDR3 控制器给用户端预留了接口，用于实现对该 IP 核的控制，我们要做的就是利用这些接口打造合适的 DDR3 控制器。在生成 DDR3 IP 核的界面中，可以找到 User Guide 手册，DDR3 的使用将围绕这个手册来展开。　 一、接口说明 　　打开 User ...