Cyclone IV之DDR2设计
如今，在FPGA系统的设计中，系统的复杂度越来越高，对内存的要求也是越来越高。通常，综合体积、容量等考虑，DDR2已成为FPGA系统的首选。这里，就针对Cyclone IV系列FPGA的DDR2设计作一小结，对于其它系列的FPGA和DDR设计类似。 根据Cyclone IV的手册，在进行 ...
原文：Cyclone III中LVDS的设计
一，概述 LVDS低压差分信号，最早由美国国家半导体公司 提出的一种高速串行信号传输电平，由于它传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的青睐，并通过TIA EIA的确认，成为该组织的标准 ANSI TIA EIA standard 。LVDS信号被广泛应用于计算机 通信以及消费电子领域，并被以PCI Express为代表的第三代I O标准中 ...
2012-02-05 01:07 2 4016 推荐指数：
相关推荐
LVDS接口设计
1 LVDS概述 LVDS（Low Voltage Differential Signaling）是一种小振幅差分信号技术，它使用非常低的幅度信号（100Mv~450mV）通过一对平行的PCB走线或平衡电缆传输数据。在两条平行的差分信号线上流经的电流及电压振幅相反，噪声信号同时耦合 ...
基于Cyclone IV的PLL重配置设计
---------------------------------------------- 作者：CrazyBingo --------------------------------------------- 基于Cyclone IV的PLL重配置设计 在实际项目应用中，由于系统 ...
PS网页设计教程III——在Photoshop中设计优雅的网站布局设计
作为编码者，美工基础是偏弱的。我们可以参考一些成熟的网页PS教程，提高自身的设计能力。套用一句话，“熟读唐诗三百首，不会作诗也会吟”。 本系列的教程来源于网上的PS教程，都是国外的，全英文的。本人尝试翻译这些优秀的教程。因为翻译能力有限，翻译的细节上还有待推敲，希望广大网友不吝赐教。 约定 ...
LVDS的接口电路设计
摘 要： LVDS是一种小振幅差分信号技术，使用这种技术传输速率可以达到数百兆，甚至更高； LVDS具有更低的功耗、更好的噪声性能和更可靠的稳定性。简要地介绍了LVDS的原理及优势，分析了LVDS接口设计要注意的问题，着重研究了LVDS与LVPECL、CML间的接口设计；同时给出了不同耦合方式下 ...
FPGA--Cyclone中的时钟资源
转载至：https://www.cnblogs.com/zuilangsanshu/p/9888608.html FPGA芯片一般有好几组时钟引脚 CLK [0..N] [p，n]，我的理解是：首先 ...
LVDS原理及设计指南--以及衍生的B-LVDS-M-LVDS--CML-LVPECL电平等
LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 IEEE 在两个标准中对LVDS 信号进行了定义。ANSI/TIA/E IA -644 中，推荐最大速率为655Mbps ，理论极限 ...
高速AD中的LVDS和FPGA
通常情况下，模拟输入信号通过高速ADC的量化输出的数字信号需要交给FPGA进行处理。如果高速ADC采用LVDS输出，那么经量化处理过的数字信号将会有非常多的LVDS数据差分对。而LVDS数据接收端，接收到的LVDS差分数据对相互之间可能会存在非常小的一个时间差异，该时间差异往往是皮秒级别 ...